اعلام جامعة بابل | مناقشة أطروحة دكتوراه في هندسة بابل

مناقشة أطروحة دكتوراه في هندسة بابل

نشر بواسطة : سهير حسين طالب

تاريخ الخبر : 13/10/2024 21:28:09 AM

عدد المشاهدات : 51

ناقش قسم الهندسة الكهربائية في كليتنا أطروحة الدكتوراه المقدمة من قبل طالبة الدكتوراه اسراء محمد رشيد كجزء من متطلبات نيل شهادة الدكتوراه في تخصص الهندسة الكهربائية عن اطروحتها الموسومة: أسلوب محاكاة لتحسين تحليل أداء أجهزة معالجة الإشارات التناظرية لأشباه الموصلات من أكسيد المعدن التكميلي
A Simulation Approach to improve Performance Analysis of Complementary Metal Oxide Semiconductor Analog Signal Processing Devices

اشرف على الاطروحة الأستاذ الدكتور حسن جاسم مطلك- هندسة بابل
وضمت لجنة المناقشة الأستاذ الدكتور اسامة قاسم جمعة–هندسة بابل رئيساً وعضوية كل من الأستاذ الدكتور ميثاق نعمه رحيمة – جامعة كربلاء كلية الهندسة والأستاذ الدكتور قيس كريم عمران– رئيس قسم الهندسة الكهربائية في كليتنا والأستاذ المساعد الدكتور عدنان صبار عباس– جامعة الكوفة كلية الهندسة والأستاذ المساعد الدكتور محمد تايه كاطع– هندسة بابل بالإضافة الى عضوية السيد المشرف.
ملخض الاطروحة : في الآونة الأخيرة، تم إيلاء اهتمام كبير لفحص وإنشاء دوائر متكاملة من نوع Stage CMOS Op-Amp وFolded Cascode CMOS OTA وCMOS CCII (ICs). ويرجع ذلك في المقام الأول إلى أن هذه الدوائر تُظهر أداءً فائقًا، خاصة فيما يتعلق بالسرعة الأعلى وعرض النطاق الترددي المحسن مقارنةً بمضخم التشغيل التقليدي في وضع الجهد. إن الحاجة إلى CMOS OP-AMP عالي الأداء آخذة في الارتفاع أيضًا في قطاعي الطب الحيوي والإلكترونيات. لتحقيق هذا الغرض، يجب أن يتمتع Op-Amp باستهلاك منخفض للطاقة، ونطاق ترددي واسع، وكسب جهد عالي. يتكون CMOS OP-AMP المقترح من مجموعة من ترانزستورات MOSFET، وبالتالي لبناء OP-AMP عالي الأداء، نحتاج إلى اختيار تقنية حالية تعمل على تنسيق خصائص عملية هذه الترانزستورات. علاوة على ذلك، تم استخدام خوارزميات ذكية مثل خوارزمية الخفافيش، وخوارزمية دورة المياه، وخوارزمية تحسين الأعشاب الغازية لتصميمها. تقدم هذه الأطروحة تصميم مضخم تشغيلي CMOS (CMOS-OP-AMP) باستخدام تقنية TSMC 0.18 ميكرومتر وجهد إمداد يبلغ ± 1.8 فولت. يتم استكشاف التصميم من خلال ثلاث تقنيات مختلفة: Two Stage CMOS OP-AMP، Folded Cascode CMOS OTA، والأسلوب الثالث هو CMOS CCII. يتم استخدام برنامج Math lab للخوارزميات الذكية لتحسين التصميم المقترح بالتزامن مع محاكي برنامج PSPICE (الإصدار 17.4). أكدت نتائج محاكاة PSPICE (17.4) الحسابات النظرية لحالتين مع وبدون الخوارزمية المستخدمة.
التصميم الأول عبارة عن تصميم CMOS Op-Amp ذو مرحلتين بترددات عالية، من خلال الحساب النظري، فإن نتائج محاكاة معلمات الأداء مثل عرض النطاق الترددي لوحدة الكسب، وكسب الجهد، واستهلاك الطاقة تساوي 42.1 ميجاهرتز، و88.56 ديسيبل، و493.92 ميجاوات. على التوالى. لتحسين معلمات الأداء هذه، يتم استخدام خوارزمية الخفافيش. مما يعطي تحسنا في كسب الجهد بنسبة 20% مقارنة بالقيمة السابقة دون استخدام BA، بالإضافة إلى تحسن كبير في عرض نطاق كسب الوحدة (UGB) باستخدام خوارزمية Bat حيث وصل إلى 86 ميجا هرتز وهو أكبر من ضعف القيمة السابقة ، ويتم تقليل تبديد الطاقة للتصميم الأمثل بنسبة 39.1% بعد تطبيق خوارزمية الخفافيش. بالإضافة إلى هذه التحسينات، هناك بعض نقاط المفاضلة في المساحة وهامش الطور، حيث زادت مساحة الترانزستورات بمقدار خمسة أضعاف ما كانت عليه قبل استخدام الخوارزمية، كما انخفض هامش الطور قليلاً عن الحالة السابقة، ولكن وهذا الزيادة والنقصان ضمن النطاق المقبول.

فاضل عباس
شعبة الاعلام والاتصال الحكومي