تنفيذ مرمز تيربو معدل بالاعتماد على جهاز مصفوفة البوابات القابلة للبرمجة في المجال باستخدام توليف عالي المستوى
 التاريخ :  02/05/2021 06:42:28  , تصنيف الخبـر  كلية الهندسة
Share |

 كتـب بواسطـة  اعلام كلية الهندسة  
 عدد المشاهدات  586

تنفيذ مرمز تيربو معدل بالاعتماد على جهاز مصفوفة البوابات 
القابلة للبرمجة في المجال باستخدام توليف عالي المستوى 
 
تم مناقشة الرسالة المقدمة الى كلية الهندسة جامعة بابل كجزء من متطلبات نيل درجة الماجستير في الهندسة الكهربائية / اتصالات تخصصي من قبل رؤى مهدي هدهد محمد و حملت العنوان الموسوم  :
تنفيذ مرمز تيربو معدل بالاعتماد على جهاز مصفوفة البوابات القابلة للبرمجة في المجال باستخدام توليف عالي المستوى
Field Programmable Gate Array implementation of modified turbo code using high-level synthesis
وتضمنت لجنة المناقشة كل من :
أ.د. ليث علي عبد الرحيم – كلية الهندسة – جامعة بابل – رئيسا , أ.م.د. ايفان عبد الزهرة – قسم الكهرباء – الجامعة التكنولوجية – عضوا , أ.م.د. أحمد قاسم جمعة – كلية الهندسة – جامعة بابل – عضوا , أ.م.د. أحمد عبد الكاظم حمد – كلية الهندسة – جامعة بابل – عضوا و مشرفا , د. محمد خالد ابراهيم – كلية الهندسة – جامعة بابل – عضوا ومشرفا .


تناولت الرسالة الأنظمة الخلوية ذات الجيل الرابع من معيار التطور طويل المدى (LTE) تعمل على نقل البيانات بمعدلات أعلى من أنظمة 3G و 2G في طيف تردد مزدحم باستمرار. هذه تسمى جودة الخدمة. يحتاج هذا الإرسال إلى مزيد من الدقة,الموثوقية العالية والإنتاجية مع انخفاض FF،LUT واستهلاك طاقة. لذلك ، يتطلب ترميزًا فعالًا للتحكم في الأخطاء. يتم استخدام ترميز التيربو  لنظام LTE نظرًا لقدرته الجيدة على تصحيح الخطأ عند نسبة قدرة منخفضة من الإشارة إلى الضوضاء والتي يمكن أن تقترب من أداء شانون لأطوال المقاطع  الكبيرة.يقترح هذا العمل تعديلًا بسيطًا وفعالًا يمكن تطبيقه على جميع معايير التوقف الحالية (SC) لتحقيق جودة الخدمة المذكورة سابقًا. لقد ثبت أن استخدام تسلسل مقتطع من قيم (LLR) بدلاً من الطول الكامل في خوارزميات إيقاف فك التشفير التكراري له تأثير كبير على مساحة السيليكون المستخدمة والإنتاجية دون الخسارة  الكبيرة  في الأداء. بالإضافة إلى أنواع البيانات القياسية الأصلية المتوفرة في لغة C++ التي تم إنشاؤها على الحدود ذات 8 بتات ، يوفر Vivado HLS أنواعًا دقيقة من البتات تتيح تحديد أي عرض عشوائي للبتات. و بلتالي ، فإنه يقدم أيضًا مقارنة بين تصميم وحدة فك ترميز Soft-Output Viterbi (SOVA) باستخدام أنواع مختلفة من البيانات fixed بدقة عشوائية بدلاً من تمثيل float الأكثر تكلفة لتقليل وقت المعالجة والمساحة المستهلكة. نتيجة لذلك التأخير قل من 6017 الى 4072 ، BRAM  من  25 الى 17، DSP  من 26 الى 5، FFمن  11551 الى 6011 و LUT من 34429 الى .27128نظرًا لمرونته العالية في تصميم وتنفيذ أنظمة النماذج الأولية ، فقد تم استخدام جهاز FPGA Kintex-7  ذو رقم  Xilinx ( XC7K325T-2FFG900C) مع توجيهات توازي مختلفة لضمان الحصول على فاصل البدء المستهدف و FF،LUT.تم استخدام الموجهات المختلفة التي توفرها HLS مثل العمل بالتوازي وفك الانقسام وتقسيم المصفوفة لتحقيق مقايضة بين الأداء )التاخير وسرعة المعالجة( ومساحة السيليكون. لقد ثبت أن استخدام الموجهات ليس له أي تأثير على أداء BER ولكنه يقلل من وقت اعادة الترميز.

 //////  وفاء هاشم الحسيني  //////